latticexp2 family-low Cost fpga-综合指南

这latticexp2首页族是一系列低成本，第三代，非挥发性FPGA。基于唯一的Flexiflash体系结构，它结合了4-输入查找 - 基于非挥发性闪光单元格的FPGA织物（LUT）。该体系结构可以立即（仅1ms），单个芯片集成，并提供诸如高逻辑 - I/O比，嵌入式和分布式内存和柔性，高 - 性能I/OS之类的功能。 Latticexp2设备使用Transfr支持实时更新技术，该技术允许在系统操作期间进行逻辑配置更新。它们还具有128-位AES BITSTREAM加密和双引导技术，以增强安全性和可靠性。这些FPGA的密度从5K到40k不等，可以满足各种设计要求。该首页庭配备高性能SYSDSP块，最多4个SysClock PLL以及支持多个标准的多功能I/O缓冲区。 Lattice Isplever设计工具以及预设计的IP模块，可帮助设计师有效地实施复杂的设计。 Brevia Development套件为评估和设计提供了方便的平台，使Latticexp2首页族适合各种应用。

Latticexp2首页族的功能

Latticexp2首页族是一系列具有多个高级功能的FPGA，使其适合各种应用。这是其主要特征：

Flexiflash架构
- 即时 - 单个和单芯片集成：即时 - 以1ms的形式实现，并启用单芯片集成，这很方便系统设计并降低了整个电路的复杂性。
- 高逻辑 - 与I/O比率：提供高比例，可以在处理相对较大的输入/输出信号的同时有效利用逻辑资源。
- 嵌入式和分布式内存：提供嵌入式和分布式内存。嵌入式的Sysmem EBR最多可以达到885 kbit，并且分布式RAM最多可以达到83 kbits，满足设计中不同的数据存储要求。
- 灵活，高表现I/OS：多功能I/OS支持DDR/DDR2和7：1 LVD的标准，SYSIO缓冲区支持多个电压级别，例如LVCMOS，SSTL，HSTL，PCI，LVDS等，以确保与各种外部设备的兼容性。
实时更新技术
- Transfr Technology：允许在设备仍在运行时进行逻辑配置更新，从而无需系统停机T即可无缝系统升级。
- 带外部SPI Flash的双启动：提高系统可靠性。如果一个引导参考图片出现Q题，系统仍然可以从另一个启动，从而确保连续操作。
- 使用128 -BIT AES BITSTREAM加密安全更新：确保更新过程中设计数据的安全性。一个128-位AES加密算法和设计 - 芯片闪存中存储的特定键保护bitstream免于被篡改。
优化的FPGA体系结构
- 密度选项：可用的密度从5K到40k 4-输入查找 - 上表（LUTS），适用于从简单到复杂的不同复杂性要求的设计。
- 内存资源：除了上述内存外，它还提供了大量的块RAM和分布式RAM，这对数据密集型应用程序有益。
- 低 - 成本包装：有点低 - 成本TQFP，PQFP和BGA包装选项，在保持性能的同时降低了设计的整体成本。
高 - 性能SYSDSP块
- 多个块和乘数：配备了三到八个块，具有乘积 - 和 - 累积功能，并包含12至32 18x18乘数。每个块还支持不同的乘数配置，例如一个36x36乘法器，四个18x18乘数或八个9x9乘数，为数字信号处理任务提供了灵活性。
前工程源同步接口
- 高速界面：DDR/DDR2接口最多可以达到200MHz/400Mbps，7：1 LVDS接口最多可以达到600Mbps，并且通用接口最多可以达到750Mbps，从而可以在诸如高速数据通信和视频处理等应用程序中快速数据传输。
系统 - 级别支持
- 编程和测试界面：功能用于设备编程的SPI/JTAG接口，并符合IEEE标准1149.1边界扫描，以便于测试和调试。
- 在 - 板振荡器：一个ON-板振荡器可用于初始化和一般 - 目的使用，从而减少了对外部组件的需求。
- 软错误检测（SED）逻辑：嵌入式SED逻辑有助于检测软错误，在存在外部干扰的情况下增强系统的可靠性。
- 电源：使用1.2V电源芯电压运行，适用于低功率 - 消耗设计

Latticexp2首页庭的建筑

Latticexp2 FPGA首页族的架构集成了多种高级技术，并具有许多优势，为各种应用提供了大力支持。

Flexiflash体系结构的核心优势：独特的Flexiflash体系结构创新地结合了FPGA织物，基于4个输入查找表（LUTS）和非挥发性闪光单元。该体系结构可以快速1MS即时进行，并支持单芯片集成，从而增强了系统的紧凑性和可靠性。同时，它具有较高的逻辑与I/O比率，可以有效处理大量逻辑操作和数据传输任务。该体系结构还提供分布式和嵌入式内存。 SYSMEM嵌入式块RAM（EBR）最多可以达到885 kbits，并且分布式RAM最多可以达到83 kbits，满足不同的数据存储和处理要求。
丰富功能模块的协作工作
- 高性能SYSDSP模块：这些模块包含具有多重和积累功能的3-8个块和12-32 18x18乘数。每个块还支持多个乘数配置，例如一个36x36乘法器，四个18x18乘数或八个9x9乘数。它们在数字信号处理中表现出色，可以广泛应用于参考图片和音频处理等字段。
- SysClock PLL模块：每个设备都配备了多达4个模拟相位锁定循环（PLL），可以实现时钟乘法，除法和相移功能。它们为系统提供稳定而精确的时钟信号，以确保每个模块的同步操作。
- 灵活的Sysio缓冲区：SYSIO缓冲液支持多个电压级别，例如LVCMOS 3.3/2.5/1.8/1.5/1.2，LVTTL，SSTL，HSTL，PCI，LVDS等，可以与各种外部设备良好兼容，并满足不同的界面要求。
- 预设计的源同步接口：这些接口支持DDR / DDR2接口的最大频率为200MHz，数据传输速率为400Mbps。 7：1 LVD接口的最大速率为600Mbps，通用接口可以达到750Mbps，可确保高速数据传输并适合具有高带宽要求的应用，例如视频传输。
完整的系统级支持：它具有用于设备编程和调试的SPI/JTAG接口，符合IEEE标准1149.1边界扫描标准，这对于系统测试非常方便。片上振荡器用于初始化和一般目的，从而减少了对外部时钟源的依赖性。此外，软误差检测（SED）逻辑被嵌入以增强系统稳定性。操作电源电压为1.2V，有助于实现低功率消耗设计。

Latticexp2首页族的应用

这Latticexp2系列，具有丰富的功能，在多个字段中具有广泛的应用：
视频处理字段：其高速7：1 LVDS接口可以快速传输参考图片数据，使其适用于视频应用程序。例如，在高清视频监视系统中，它可以有效地传输大量由摄像机收集的参考图片数据，从而确保视频的平稳性和实时性能。在视频显示设备中，它可以快速将处理的视频信号传输到显示面板，从而支持高分辨率和高框架速率视频的显示。
工业控制领域：该系列具有即时启动（1MS）的特征，这对于工业控制系统中关键控制逻辑的快速响应至关重要。例如，在自动生产线的控制系统中，它可以快速启动并实时监控和控制设备状态，从而提高生产效率和系统的稳定性。此外，它还支持具有多个级别标准和预先设计的源同步界面的灵活的Sysio缓冲区，这使与各种工业传感器，执行器和其他设备连接起来很方便，满足工业站点的复杂通信要求。
通信字段：它支持DDR/DDR2接口，最大频率最高为200MHz，数据传输速率为400Mbps，一般接口速率可以达到750Mbps。它可以应用于通信设备中的数据处理和传输链接。例如，在网络交换机，路由器和其他设备中，它可以有效地处理大量数据包，从而确保网络通信的高速和稳定性。同时，芯片集成资源（例如SYSDSP模块和PLL）可用于信号处理和时钟管理，从而增强通信设备的性能。
嵌入式系统字段：Latticemico32™软处理器使Latticexp2可用作微控制器，为嵌入式系统开发提供了更多选项。将其丰富的逻辑和信号处理资源以及灵活的I/O接口，在嵌入式设备（例如智能首页居和智能电表）中结合起来，它可以实现复杂的控制功能和数据处理任务。此外，在单芯片集成的优势下，它降低了设备的尺寸和成本。
物联网（IoT）字段：Latticexp2支持实时更新技术，该技术可以在设备运行时更新逻辑配置，从而促进IoT设备的远程升级和功能优化。同时，128位AES加密技术可确保数据传输和存储的安全性，满足物联网设备的严格安全要求。在IoT传感器节点中，它的低功率消耗和小尺寸功能可用于实现长期操作以及有效的数据收集，处理和传输。

Brevia Development套件

套件概述

Brevia Development套件非常容易 - 使用，低 - 使用latticexp2 fpgas进行评估和设计的成本平台。它为开发人员提供了一套完整的资源，旨在加快开发过程并降低开发成本。

Brevia Development Kit.png

主要组件

评估板：配备Latticexp2 LFXP2-5E -6TN144C设备，评估板的大小紧凑，并集成了多个功能模块。它具有2MB SPI闪存，用于存储数据，例如程序代码和1MB SRAM内存，用于数据缓存和处理。它具有用于与外部设备通信的RS -232接口，用于设备编程和调试的JTAG接口以及2x20和2x5扩展标头，可促进外部模块的连接用于功能扩展。此外，板上还有按钮以供一般 - 目的I/O操作和重置，某些配置设置的4位DIP开关，以及指示系统操作状态的8个状态LED。
免费设计工具：它包括Lattice的Isplever启动开发工具，该工具为Latticexp2体系结构提供了全面的设计环境。工具涵盖了设计输入，合成，映射，位置和路线，I/O规划，仿真和设备编程等功能。它们可以从官方网站下载。
参考设计：Lattice提供了大量免费的IP核心和参考设计，这些核心是针对Latticexp2体系结构进行了优化的。这些设计包括用于流行协议和连通性标准的设计，例如I2C，SPI，UART和PCI。开发人员可以从Lattice官方网站上自由下载参考设计，源代码和相关文档，这有助于快速构建和验证系统功能。
Ready -Made Soc演示：Brevia评估委员会是通过完整系统进行编程的 - 芯片（Brevia Soc）。该SOC演示集成了多个晶格参考设计，包括SPI和SRAM的Latticemico8™（LM8）微控制器，Wishbone InterConnect和外围控制器。开发人员可以通过Windows或Linux终端程序通过RS -232/USB链接，使用开关和菜单 - 驱动接口来控制开发板，以快速理解和测试Latticexp2 FPGA的功能。